EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

01162358

PUBLICATION DATE

26-06-89

APPLICATION DATE

19-12-87

APPLICATION NUMBER

62320107

APPLICANT: AGENCY OF IND SCIENCE &

TECHNOL;

INVENTOR: KOYAMA KENICHI;


INT.CL.


H01L 27/00 H01L 27/08

TITLE

FORMATION OF

LAMINAR-STRUCTURE MIS SEMICONDUCTOR DEVICE





ABSTRACT: PURPOSE: To form a contact hole and embed a metal wire therein by a method wherein a lower-layer MIS-type semiconductor device gate insulating film is formed, a semiconductor thin film is formed to cover the entire surface, and then patterning is accomplished for the development of the semiconductor thin film into a gate electrode, a source region, and a drain region.

> CONSTITUTION: An SiO₂ film 1 is formed on a silicon substrate 10. A gate insulating film 11 is formed by thermal oxidation and a silicon thin film 2 is formed. Etching is accomplished for the removal of a section of the silicon thin film 2 located on the SiO2 film 1, when a region designed for an upper-layer MOS-type semiconductor device in the section is retained. The removal establishes isolation for the device. A gate electrode 5 is then built and, simultaneously, in a section of the silicon thin film 2 not on the SiO2 film 1, a lower- layer MOS type semiconductor device gate electrode 8 is built. In this process, a contact hole is formed and a metal wire is embedded.

COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本 国 特 許 庁 (JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 - 162358

@Int_Cl_4

識別記号

庁内整理番号

❸公開 平成1年(1989)6月26日

H 01 L 27/00 27/08 $\begin{smallmatrix}3&0&1\\1&0&2\end{smallmatrix}$

A-8122-5F E-7735-5F

審査請求 有 発明の

発明の数 1 (全4頁)

❷発明の名称

積層構造M I S型半導体装置形成方法

②特 願 昭62-320107

②出 願 昭62(1987)12月19日

⑩ 明 者 小 山 健 一 ⑪ 出 願 人 工 業 技 術 院 長

東京都港区芝5丁目33番1号 日本電気株式会社内東京都千代田区霞が関1丁目3番1号

明細書

発明の名称

積層構造MIS型半導体装置形成方法

特許請求の範囲

MIS型半導体装置を少なくとも2階積層化するMIS型半導体装置の形成方法において、下層MIS型半導体装置のゲート絶縁膜を形成したあのでは、この薄膜を下層MS型半導体装置のゲート電極、及び上層MIS型半導体装置のソース、ドレイン、チャネル領域でパターンニングすることを特徴とする積層構造MIS型半導体装置形成方法。

発明の詳細な説明

(産業上の利用分野)

本発明は積層構造のMIS型半導体装置形成方法に関する。

(従来の技術)

M I S型半導体装置を2層積層化して形成する

積層構造のMIS型半導体装置は、従来の2次元平面内に形成していたMIS型半導体装置に比べ、高密度化、高機能化が可能だと言われている。

従来、積層構造のMIS型半導体装置の作製では、下層にMIS型半導体装置を形成した後、層間絶縁膜を介して、上層にMIS型半導体装置を形成していた。(第45回応用物理学会学述請演会請演予稿集12a-B-12)

第2図は、従来の方法でMIS型半導体装置を

種圏化した場合の積層構造MIS型半導体装置の構画構造MIS型半導体装置の構造 第2図(a)に8まれるMIS型半導体装成した。第2回に含まれるMIS型半導体表成成した。第2回のMIS型半導体で、2世級に、上層のMIS型半球にした。第2回には第2回に、2世級のののである。図中2は、りの切断図を示す図である。図中2は、り

- 1 **-**

- 2 -

コン薄膜、4 は絶縁膜、1 0 はシリコン基板である。

(発明が解決しようとする問題点)

しかしながら、従来方法で積層構造のMJS型半導体装置を作製した場合、第2図(b)、(c P) に示す様に、コンタクトホールの深さが、下層のMJS型半導体装置に結線する場合と、上層のMJS型半導体装置に結線する場合とで異なる。コンタクトホールは、ドライエッチング等によりが、形成時にオーバーエッチしずぎると、ではなが、形成時にオーバーエッチしずがあると、となってないコンタクトホールの形成は困難である。

また、層間絶縁膜9の存在により、下層MIS型半導体装置のコンタクトホールのアスペクト比 (1) さくなってしまうため、金属配線6をコンタ ホール中に埋め込むことが困難になる。

一 一 発明の目的は、上述した従来の問題点を解決 した精層構造のMIS型半導体装置の形成方法を

- 3 -

□ ○ 2 膜1を形成し、そこを素子分離領域とす る。そのあと熟酸化法でゲート酸化膜11を形成 し、次いでシリコン薄膜2をCVD法等で形成す る、このシリコン薄膜2は、レーザアニール法や 電子ビームアニール法等を用いて単結晶化する。 次にシリコン薄膜2のうち、Si〇2膜1の直上 に位置する領域のシリコン薄膜において、上層の MOS型半導体装置の紫子領域(ソース電極、ド レイン電極、チャネル領域)を残し、エッチング 等により除去し、上層のMOS型半導体装置の素 子分離を行なう。この時、シリコン薄膜2のう ち、SiOz膜1の直上に位置していない全ての 領域と、SiOa膜1の直上に位置する領域のう ち、上層MOS型半導体装置のソース電極または ドレイン電極と下層MOS型半導体装置のゲート 電極を結線したい領域のシリコン薄膜2は除去せ が残しておく

次に、上層のMOS型半導体装置のゲート酸化 腹を熱酸化法で形成し、その上にゲート電極5を 形成する。 提供することにある。

(問題を解決するための手段)

本発明はMIS型半導体装置を少なくとも2層 積層化するMIS型半導体装置の形成方法において、下層MIS型半導体装置のゲート絶縁膜を形成したあと全面に半導体薬膜を形成し、この薄膜を下層MIS型半導体装置のゲート電極、及び上層MIS型半導体装置のソース、ドレイン、チャネル領域としてパターンニングすることを特徴とする積層構造MIS型半導体装置形成方法である。

(実施例)

本発明の形成方法について、シリコン悲板中に 形成した M O S (Metal Oxide Schiconductor)型 半導体装置と、Si O 2 膜上のシリコン膜に形成 する M O S型半導体装置とからなる 2 層の積層構造の M O S型半導体装置の実施例にもとづき説明 する。

. まず、第1図(a)に示す様にLOCOS(Lo Gallo, Oxidation of Si)法によりシリコン基板上に

- 4 -

上層、下層に異種電導型のMOS型半導体装置を作製する場合には、前述のイオン注入により先に上層のMOS型半導体装置のソース電極3、ドレイン電極3を形成した後にシリコン薄膜2のうち、SiO2版1上以外に位置する領域において、下層のMOS型半導体装置のゲート電極8をパターンニングし、形成する。次に、上層に位するMOS型半導体層上にのみ十分な厚さを有するレジスト等のイオン注入のマスクを形成した後

- 6 -

- 5 -

で、イオン注入を行ない、下層のMOS型半薄体 装置のソース電極、ドレイン電極を形成する。

最後に、シリコン酸化膜4をCVD法にて形成し、その上にレジストを塗布し、コンタクトホーロのみレジストを開口し、ドライエッチングリコン酸化腺4をサインでは、カードライボールを形成し、その後、金サインで、サング等を用いて形成する。

以上の工程を経て、作製された積層構造のMOS型半導体装置の断面構造図を第1図(b)に示す。又、第1図(c)は、第1図(b)のA-A、面の切断面である。

本発明の特徴は、下層のMOS型半導体装置のゲート電極8と、上層のMOS型半導体装置のソース電極3、ドレイン電極3、チャネル領域を一枚のシリコン薄膜2を用いて形成することにある。すなわち、従来例で用いていた、第2図(b)中のSiOz膜9は用いない。その結果、各MOS型半導体装置を結線するためのコンタク

- 7 -

からなる積層構造のMOS型半導体装置を例に本発明を説明したが、他の半導体基板(Ge,GaAs等)中に形成した他のMIS型半導体装置(ゲート絶縁膜にSiO2以外の誘電体を用いたMIS型半導体装置等)と、他の絶縁膜(Sii3N4等)上の他の半導体膜に形成した他のMIS型半導体装置がらなる積層構造のMIS型半導体装置においては、積層数を2層以上にしてもかまわない。

心発明の効果)

上説明した様に、本発明によれば、積層構造 1 S型半導体装置において、コンタクトホー 地の形成と、コンタクトホール中への金属配線の 埋め込みを容易に行なえるという効果を有する。

さらに、上層、下層の能動層で同一電導型のMOS型半導体装置を作製する場合には、TATの短縮も見込める。

図面の簡単な説明

トホールの深さは、一定となり、コンタクトホールの深さは、一定となり、コンタクトホールの形成は容易となる。又ククトホールのおはに比べ小さくなり、そのお果、コンタクトホールを金属配線6でうめことを置のMOS型半導体装置のソートで電極8と、上層のMOS型半導体装置のソートでであるとはドレイン電極3とは、第1図(6年)できる。できる。

・上層、下層で同一電洋型のMOS型半 連体装置を作製する場合には、上層のMOS型半 連体装置の業子領域と下層のMOS型半連体装置 のゲート電極を1枚のマスクのみで作製でき、か つソース電極、ドレイン電極と同時に形成できる ので、作製に必要な工数が減り、それゆえ、TA Tも短脳できる。

なお、以上の実施例では、シリコン基板中に形成した下層MOS型半導体装置とSiOz膜上のシリコン膜に形成する上層MOS型半導体装置と

-8-

第1図(a)~(c)は、本発明を用いて形成した場合の、積層構造のMIS型半導体装置の断面構造図、第2図(a)~(c)は、従来の方法を用いて形成した場合の、積層構造のMIS型半導体装置の断面構造図である。

図において、

1,4,9はシリコン酸化膜、

2 はシリコン薄膜、

3.7はソース電極またはドレイン電極、

5,8はゲート電極、

10はシリコン基板、11はゲート酸化膜、

6 は金属配線


である。

工業技術院長 飯 塚 幸 三

- 9 -


- 1 0 -

第 1 図



1,4はSiO2 牍 2 はシリコン 膜 3 はソース電極またはドレイン電極 5,8はゲート電極 6 は金属配線 10はシリコン基板 11はゲート酸化 膜

第 2 図



7はソース電極または ドレイン電極 9はシリコン酸化膜